Nonvolatile semiconductor memory device and method of operation thereof							
Patent Number:	□ <u>US2002097621</u>						
Publication date:	blication date: 2002-07-25						
Inventor(s):	FUJIWARA ICHIRO (JP)						
Applicant(s):							
Requested Patent:	JP2001230332						
Application Number:	US20000729214 20001205						
Priority Number(s):	JP19990346812 19991206; JP20000269892 20000901						
IPC Classification:	G11C7/00						
EC Classification:	G11C16/04M, G11C16/04M2						
Equivalents:	US6434053						
Abstract							
A MONOS type memory transistor increased in injection efficiency or storing a plurality of bits of data by local injection or a charge into part of a plane area of distribution of a charge storing means, comprised of a channel forming region of a first conductivity type, source and drain regions of a second conductivity type, gate insulating films formed on the channel forming region, gate electrodes, and a charge storing means (charge traps) formed in the gate insulating film and dispersed in a plane facing the channel forming region and the thickness direction and in which hot electrons caused by a band-to-band tunneling current are injected from the source and drain regions, where in the gate insulating film, between a first storage region and a second storage region into which electrons are locally injected, there is a third region into which hot electrons are not injected							
Data supplied from the esp@cenet database - I2							

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出數公開番号 特開2001-230332

(P2001-230332A)

(43)公開日 平成13年8月24日(2001.8.24)

(51) Int.CL*		識別配号	FI FI			テーマコート*(参考)	
HOIL	21/8247		HOIL	27/10	434	5 B O 2 5	
	27/115		G11C	17/00	6 2 1 Z	5 F 0 O 1	
G11C	16/04				622	5 F O 8 3	
H01L	29/788		H01L	29/78	371		
	29/792						

審査請求 未請求 請求項の数40 OL (全 28 頁)

(21)出願辭母	特爾2000-269892(P2000-269892)	(71)出職人	000002185	
			ソニー株式会社	
(22)出顧日	平成12年9月1日(2000.9.1)		東京都品川区北品川6丁目7番35号	
		(72)発明者	遊原 一年	
(31) 優先権主張番号	特職平11-346812		東京都區川区北區川6丁目7番35号	ソニ
(32) 優先日	平成11年12月6日(1999.12.6)		一株式会社内	
(33) 優先權主張国	日本 (JP)	(74)代理人	100094053	


最終買に絞く

(54)【発明の名称】 不揮発性半導体副節装置およびその動作方法


(57)【要約】

【課題】MONOS型メモリトランジスタにおいて、注入効率を上げ、また電荷審接手段の分布領域の一部に電荷を局所的に注入して複数ビットを記憶する。

【解決手段】第1導電型のチャネル形成領域と、第2導電型のソース・ドレイン領域(ビット線BLI, BLI+1)と、チャネル形成領域上のゲート絶縁限10aと10b(または10)および17、ゲート電極15aと15b(または18)およびCGと、チャネル形成領域に対向した面内および限序方向に離散化されてゲートを経限内に形成され、動作時に、たとえばパンド間トンネル電流に起因したホットエレクトロンがソース・ドレイン領域から注入される電荷審接手段(電荷トラップ)とを有する。ゲート絶縁限内で、局所的にホットエレクトロンが注入される第1記憶領域10b(R2)に接まれて、電荷審接手段を有しない第3の領域17(R3)が存在する。



弁理士 佐藤 降久



【特許請求の範囲】

【請求項 1】第1導電型半導体からなるチャネル形成領域と、

第2導電型半導体からなり上記チャネル形成領域を挟む 2つのソース・ドレイン領域と、

上記チャネル形成領域上に設けられたゲート絶縁関と、 上記ゲート絶縁関上に設けられたゲート電極と、

上記チャネル形成領域に対向した面内および関厚方向に 離散化されて上記ゲート絶縁関内に形成され、動作時に ホットエレクトロンが上記ソース・ドレイン領から注入 される電荷審接手段とを有する不揮発性半導体記憶装 需

『詩求項 2】上記ホットエレクトロンは、バンド間トン ネル電流に起因したホットエレクトロンであ る詩求項 1 記載の不揮発性半導体記憶装置。

【請求項 3】上記ゲート絶縁敗は、上記ソース・ドレイン領域からホットエレクトロンが注入され保持される記憶領域と、ホットエレクトロンが注入されない他の領域とを有する請求項 1記載の不揮発性半導体記憶装置。

【請求項 4】上記ゲート絶縁映は、上記ソース・ドレイン領域の一方からホットエレクトロンが主入される第1 記憶領域と

上記ソース・ドレイン領域の他方からホットエレクトロンが注入される第2記憶領域と、

上記第1,第2領域間に挟まれ、ホットエレクトロンが 注入されない第3の領域とを有する請求項 3記載の不撑 発性半導体記憶装置。

【請求項 5】上記電荷蓄積手段が上記第1,第2記憶領域に形成され、

上記電荷蓄候手段の分布領域が上記第3の領域を介して 空間的に分離されている請求項 4記載の不揮発性半導体 記憶装置。

【請求項 6】上記第1,第2記憶領域が複数の膜を検磨 した検層膜構造を有し、

上記第3の領域が単一材料の絶縁限からなる請求項 5記 載の不揮発性半導体記憶装置。

【請求項 7】上記ゲート電極が、上記第1記憶領域上に 形成された第1ゲート電極と、

上記第2記憶領域上に形成された第2ゲート電極と、 上記第3の領域上に形成された第3ゲート電極とを有

上記第1。第2および第3ゲート電極が空間的に分離されている請求項 5記載の不揮発性半導体記憶装置。

[詩求項 8] 上記チャネル形成領域は、2つのメモリトランジスタのチャネル形成領域と、その間のキつのゴントロールトランジスタのチャネル形成領域とが連結してなる詩求項 7記載の不揮発性半挙体記憶装置。

【詩求項 9】上記チャネル形成領域、上記ソース・ボルイン領域、上記ゲート絶縁敗および上記ゲート電極を有するメモリトランジスタがワード方向とピット方向に復

数配置され.

ワード方向の上記棋数のメモリトランジスタ内で、上記第1,第2ゲート電極がワード線により共通接続され、ビット方向の上記棋数のメモリトランジスタ内で、上記第3ゲート電極が共通接続されている諸求項フ記載の不揮発性半導体記憶装置。

【請求項 10】上記第1,第2記憶領域および上記第3 の領域上の単一の上記ゲート電極に対しそれぞれ空間的 に分離した、上記第1記憶領域外側のゲート電極および 上記第2記憶領域外側のゲート電極をさらに有した請求 項 4記載の不揮発性半導体記憶装置。

【請求項 11】上記チャネル形成領域、上記ソース・ドレイン領域、上記ゲート絶縁敗および上記ゲート電極を有するメモリトランジスタのゲート長が、上記ソース・ドレイン領域双方からホットエレクトロンを注入したとき、一方の上記ソース・ドレイン領域から注入されたホットエレクトロンの保持領域と他方の上記ソース・ドレイン領域から注入されたホットエレクトロンの保持領域との少なくとも一部が上記ゲート絶縁映内で合体するがをもいる。

【請求項 1.2】上記第1、導電型がn型であり、上記第2 等電型がp型である請求項 1.記載の不揮発性半導体記憶 結合

【請求項 13】上記チャネル形成領域、上記2つのソース・ドレイン領域、上記ゲート絶縁膜および上記ゲート 電極を有するメモリトランジスタが、ワード方向とピット方向とに複数配置され、

複数のワード線と、

当該複数のワード線と電気的に絶縁された状態でそれぞ れ交差する複数の共通線とを更に有し、

上記複数のワード線でれぞれに、複数の上記ゲート電極 が接続され、

上記複数の共通線ぞれぞれに、複数の上記ソース・ドレイン領域が結合されている請求項 1記載の不揮発性半導体記憶装置。

【請求項 14】上記ゲート電極をワード方向で共通に接続するワード線と、

上記2つのツース・ドレイン領域の一方をピット方向で 共通に接続する第1共通線と、

他方の上記ソース・ドレイン領域を共通に接続する第2 共通線とを有する諸求項(1.3記載の不揮発性半導体記憶 装置。

【諸求項 15】上記第1共通線が、上記-方のソース・ドレイン領域をピット方向で共通に接続する第1副線と、上記第1副線をピット方向で共通に接続する第1主線とから構成され、

上記第2共通線が、上記他方のソース・ドレイン領域を 共通に接続する第2副線と、上記第2副線を共通に接続 する第2主線とから構成され、 上記第1副線と上記第2副線との間に、上記複数のメモリトランジスタが並列接続されている諸求項 1.4記載の不揮発性半導体記憶装置。

【請求項 16】上記チャネル形成領域、上記ソース・ドレイン領域、上記ゲート経緯関および上記ゲート電極を有するメモリトランジスタがウード方向とピット方向に複数配置され、

上記 2 つのソース・ドレイン領域が第 2 導電型不純物が 添加された半導体からなり、

1つの上記メモリトランジスタの上記ソース・ドレイン 領域の一方と、ワード方向に隣接する他の上記メモリト ランジスタの上記ソース・ドレイン領域の他方との間に 素子分離絶縁層を有した詩求項 1記載の不揮発性半導体 記権経営

【請求項 17】上記電荷蓄紙手段は、すくなくとも外部との間で電荷の移動がない場合に、上記チャネル形成領域に対向する面全体としての導電性を持たない請求項 1記載の不揮発性半導体記憶装置。

【請求項 18】上記ゲート絶縁膜は、上記チャネル形成 領域上のボトム 絶縁膜と、

当該ボトム 絶縁敗上の変化敗または酸化変化敗とを含む 請求項 17記載の不揮発性半導体記憶装置。

【請求項 19】上記ゲート絶縁膜は、上記チャネル形成 領域上のボトム、絶縁膜と、

上記電荷善核手段としてボトム 絶縁限上に形成され互い に絶縁された小粒径導電体とを含む請求項(1.7 記載の不 揮発性半導体記憶装置。

【請求項 20】第1英電型半導体がらなるチャネル形成 領域と、

第2導電型半導体からなり上記チャネル形成領域を挟む 2つのソース・ドレイン領域と、

上記チャネル形成領域上に設けられ、上記チャネル形成 領域に対向した面内および秩序方向に離散化された電荷 養統手段を内部に含むゲート絶縁秩と、

当窓ゲート絶縁脚上に設けられたゲート電極とを有する 不揮発性半導体記憶装置の動作方法であって、

書き込み時に、ホットエレクトロンを上記ソース・ドレイン領域から上記電荷蓄積手段に注入する不揮発性半導体記憶装置の動作方法。

【請求項 21】書き込み時に、バンド間トンネル電流に起因したホットエレクトロンを上記ソース・ドレイン領域から上記電荷蓋積手段に注入する請求項 20記載の不揮発性半導体記憶装置の動作方法。

【請求項 22】書き込み時に、上記ゲート絶縁敗内における上記電荷書様手段の分布領域の一部にホットエレクトロンを注入する諸求項 20記載の不揮発性半導体記憶装置の動作方法。

【詩求項 23】書き込み時に、一方の上記ソース・ドレイン領域から上記ゲート絶縁膜の第1記憶領域に上記ホットエレクトロンを注入し、

上記第1記憶領域へのホットエレクトロン注入と独立 に、他方の上記ソース・ドレイン領域から上記ゲート絶 緑限内で上記第1記憶領域と離れた第2記憶領域にホットエレクトロンを注入する請求項 21記載の不揮発性半 導体記憶装置の動作方法。

【請求項 24】上記ゲート絶縁映は、上記第1。第2記 協領期間にホットエレクトロンが注入されない第3の領 期を有し、

上記電荷審秩手段が上記第1,第2記憶領域に形成さ

電荷蓄積手段の分布領域が上記第3の領域を介して空間 的に分離されている請求項 23記載の不揮発性半導体記 憶装置の動作方法。

【請求項 25】上記第1,第2記憶領域が複数の膜を積 層した積層膜構造を有し、

上記第3の領域が単一材料の絶縁限からなる請求項 24 記載の不揮発性半導体記憶装置の動作方法。

【請求項 25】上記・方のツース・ドレイン領域から注入されたホットエレクトロンの保持領域と、上記他方のソース・ドレイン領域から注入されたホットエレクトロンの保持領域との少なくとも一部が、上記ゲート路縁敗内で合体する請求項 20記載の不揮発性半導体記憶装置の動作方法。

【請求項 27】上記チャネル形成領域、上記2つのソース・ドレイン領域、上記ケート発縁膜および上記ゲート電を有するメモリトランジスタのゲート長が、上記2つのホットエレクトロン保持領域の少なくとも一部で合体が起こるゲート長以下である記求項 20記載の不揮発性半導体記憶装置の動作方法。

【請求項、28】書き込み時に、上記ソース・ドレイン領域と上記ゲート電極との間に所定の書き込み電圧を印加する請求項 2 0記載の不揮発性半導体記憶装置の動作方法

【請求項 29】上記チャネル形成領域、上記2つのソース・ドレイン領域、上記ゲート絶縁膜および上記ゲートを極を有したメモリトランジスタの上記ゲート絶縁膜が、一方の土記ゾース・ドレイン領域からホットエレクトロンが注入される新1記憶領域、他大きな大きない。第2記憶領域、および上記第1、第2記憶領域をは、上記第1世紀(1998年)と記憶領域上の第1ゲートを極、および上記第3の領域上の第3ゲートをしたり、よいまには領域を受け、上記第3の領域上の第3ゲートをしたり、よいまには、1998年)といったより、1998年)といったより、1998年)といったより、1998年)といったより、1998年)といったより、1998年)といったより、1998年)といったより、1998年)といったより、1998年)といったより、1998年)といったより、1998年)といったより、1998年)というは、1998年)というない。1998年)というないは、1998年)というない。1998年)というない。1998年)というない。1998年)というない。1998年)というない。1998年)というない。1998年)というない。1998年)というない。1998年)というない。1998年)というない。1998年)というない。1998年)というないのは、1998年)といるないのは、1998年)というないのは、1998年)といるないのは、1998年)といるないのは、1998年)というないのは、1998年)といりは、1998年)といるは、1998年)といりは、1998年)といりは、1998年)といりは、1998年)といりは、1998年)といりは、1998年)というないのは、1998年)といりは、1998年)といりは、1998年)といりは、1998年)といりは、1998年)といりは、1998年)といりは、1998年)といりは、1998年)といりは、1998年)といりは、1998年)といりは、1998年)といりは、1998年)といりは、1998年)といりは、1998年)というないのは、1998年)といりは、1998年)といりは、1998年)といりは、1998年)といりは、1998年)といりは、1998年)といりは、1998年)といりは、1998年)といりは、1998年)といりは、1998年)というないのは、1998年)といりは、1998年)というないのは、19

上記メモリトランジスタがワード方向とピット方向とに 複数配置されているメモリセルアレイに対する書き込み において、

上記第1,第2記憶領域の一方に書き込むときば、他方側の上記第1,第2ゲート電極を電気的にフローティン

グ状態とするか、または上記チャネル形成領域に対しOVあるいは逆極性の電圧を上記他方側の第1または第2ゲート電極に印加する請求項 2日記載の不揮発性半導体記憶装置の動作方法。

【請求項 30】上記チャネル形成領域、上記2つのソース・ドレイン領域、上記ゲート・絶縁膜および上記ゲート・電極を有したメモリトランジスタがワード方向とビット方向とに複数配置され、ワード方向の複数のメモリトランジスタごとに上記ゲート電極がワード線により入事では、動作対象のメモリトランジスタが接続されていない非選択ワード線にロV、あるいは上記チャネル形成領域に対し送極性のバイアス電圧を印加する請求項 28記載の不揮発性半導体記憶装置の動作方法。

【請求項 31】上記チャネル形成領域、上記2つのソース・ドレイン領域、上記ゲート絶縁限および上記ゲート電極を有したメモリトランジスタがワード方向とピット方向とに複数配置され、ピット方向の複数のメモリトランジスタごとに一方の上記ソース・ドレイン領域が第1 共通線により接続され、他方の上記ソース・ドレイン領域が第1 域が第2共通線により接続されているメモリセルアレイに対する書き込みにおいて、

動作対象のメモリトランジスタが接続された第1 および /または第2共通線に所定の電圧を印加し、動作対象の メモリトランジスタが接続されていない第1 および第2 共通線にロVまたは上記所定電圧と送極性の電圧を印加 する請求項 20記載の不揮発性半導体記憶装置の動作方 法。

【請求項 32】上記チャネル形成領域、上記2つのソース・ドレイン領域、上記ゲート絶縁関および上記ゲート電極を有したメモリトランジスタがウード方向とピット方向とに複数配置され、ワード方向の複数のメモリトランジスタごとに上記ゲート電極がワード線により共通に接続されているメモリセルアレイに対する書き込みにおいて、

同一ワード線に接続した全てのメモリトランジスタについて、ホットエレクトロンを注入する上記第1,第2記 協領域に対応した全ての上記ソース・ドレイン領域に所定の電圧を印加し、

ホットエレクトロンの注入を行わない他の上記第 1, 第 2記憶領域に対応した上記ソース・ドレイン領域を電気 的フローティング状態とし、

的フローティング状態とし、 上記同一ワード執に、上記ソース・ドレイン領域に印加 する上記所定電圧との差が所定の書き込み電圧となる電 圧を印加し、

上記同一ウード線に接続した全てのメモリトランジスタ についての書き込みを1回の動作で並列に行う詩求項 2 3記載の不揮発性半挙体記憶装置の動作方法。

【詩求項 33】上記2つのソース・ドレイン領域が第2 導電型不純物が添加された半導体からなり、 上記メモリセルアレイは、1つの上記メモリトランジスタの上記ソース・ドレイン領域の一方と、ワード方向に 隣接する他の上記メモリトランジスタの上記ソース・ドレイン領域の他方との間に素子分離絶縁層を有した諸求項 32記載の不揮発性半導体記憶装置の動作方法。

【請求項 34】上記チャネル形成領域、上記2つのソース・ドレイン領域、上記ゲート絶縁限および上記ゲート 電極を有したメモリトランジスタの上記ゲート絶縁限が、一方の上記ソース・ドレイン領域からホットエレクトロンが注入される第1記憶領域、他方の上記ソース・ドレイン領域からホットエレクトロンが注入される第2記憶領域、および上記第1,第2記憶領域間でホットエレクトロンが注入されない第3の領域からなり、

上記メモリトランジスタの上記ゲート電極が、上記第1記憶領域上の第1ゲート電極、上記第2記憶領域上の第 2ゲート電極、および上記第3の領域上の第3ゲート電極からなる上記不揮発性半導体記憶装置の読み出し時

読み出し対象の記憶領域側がソースとなるように上記2つのソース・ドレイン領域間に所定の読み出しドレイン 電圧を印加し、

上記第3ゲート電極に所定の電圧を印加し、

上記第1ゲート電極および/または上記第2ゲート電極に、上記第3ゲート電極の印加電圧と同じ極性の所定の 読み出しゲート電圧を印加する諸求項 20記載の不揮発 性半導体記憶装置の動作方法。

【請求項 35】消去時に、上記ソース・ドレイン領域から注入され上記電荷蓋接手段に保持されているエレクトロンを、直接トンネル効果またはFNトンネル効果を用いて上記ソース・ドレイン領域側に引き抜く請求項 20記載の不揮発性半導体記憶装置の動作方法。

【請求項 3.6】消去時に、上記ソース・ドレイン領域から注入され上記電荷審核手段にチャネル方向の両側に離れて保持されているエレクトロンを、直接トンネル効果またはドルトンネル効果を用いて個別にあるいは一括して基板側に引き抜く請求項 2.0記載の不揮発性半導体記憶装置の動作方法。

【請求項 3.7】上記第1導電型がn型であり、上記第2 導電型がp型である請求項 2 D記載の不揮発性半導体記憶装置の動作方法。

【請求項 38】上記電荷審議手段は、すくなくとも外部との間で電荷の移動がない場合に、上記チャネル形成領域に対向する面全体としての導電性を持たない諸求項 2 O記載の不揮発性半導体記憶装置の動作方法。

【請求項 39】上記ゲート絶縁限は、上記チャネル形成 領域上のボトム 絶縁限と、

当該ボトム 絶縁関上の室化関または酸化室化関とを含む 請求項 3 8記載の不揮発性半導体記憶装置の動作方法。

【請求項 40】上記ゲート絶縁膜は、上記チャネル形成 領域上のボトム 絶縁膜と、 上記電荷審核手段としてボトム 絶縁限上に形成され互い に絶縁された小粒径導電体とを含む請求項 38記載の不 揮発性半導体記憶装置の動作方法。

【発明の詳細な説明】

[0:0:0:1]

【発明の属する技術分野】本発明は、メモリトランジスタのチャネル形成領域とゲート電極との間のゲート絶縁関の内部に、平面的に離散化された電荷審核手段(例えば、MONOS型やMNOS型における変化関内の電荷トラップ、トップ絶縁関と変化関との界面近傍の電荷トラップ、以11位小粒径導電体等)を有し、当該電荷を長度に対し電荷を電気のに注入して審核し又は引き抜くことを基本動作とする・その動作方法とに関する。

[0002]

【従来の技術】不揮発性半導体メモリは、大容量で小型の情報記録媒体として期待されているが、近年、情報ネットワークの伝帯域化とともにネットワークの伝送速度である。このの出まりに対し、スケーリング性が良め、不揮発性半導体メモリに対し、スケーリング性が良好で従来の100μェ/セルの書き込み速度より1桁またはそれ以上の書き込み速度の由上が要求されている。【0003】不揮発性半導体メモリは、電荷を保持する・電荷を保持する・電荷を経手度(浮遊ゲート)が平面的に連続したFG信

【ロロロ3】 小球発性手段体メモリは、電荷を保持する 電荷蓄積手段(浮遊ゲート)が平面的に連続したFG(F loating Gate) 型のほかに、電荷蓄積手段が平面的に離 散化された、例えばMONOS(Metal-Oxide-Nitride-O xide Semiconductor) 型などがある。

【0004】MONOS型不揮発性半導体メモリでは、電荷保持を主体的に担っている室化膜(Six Ny (O < x < 1、 0 < y < 1)) 膜中またはトップ酸化膜と変化膜との界面のキャリアトラップが空間的に(即ち、面方向および膜厚方向に)離散化して拡がっているために、電荷保持特性が、トンネル絶縁膜(ボトム・絶縁膜)厚のほかに、Six Ny 膜中のキャリアトラップに捕獲する電荷のエネルギー的および空間的な分布に依存する。

所的に注入された場合、その電荷はFG型のように平面内および秩序方向に拡散することなく保持される。

【0005】MONOS型不揮発性メモリで微細メモリセルを実現するにはディスターブ特性の改善が重要であり、そのためにはトンネル絶縁限を通常の限厚(1.5 nm~2.0 nm)より厚く設定する必要が生じている。トンネル絶縁限を比較的厚限化した場合、書き込み速度は0.1~10ms程度で未だ十分でない。つまり、従来のMONOS型等の不揮発性メモリでは、信頼性(たとえば、データ保持特性、リードディスターブ特性のるいはデータ書換入特性など)を十分に満足させた場合、書き込み速度は100μsが限界である。

【〇〇〇7】書き込み速度だけを考えると高速化も可能 であるが、今度は信頼性および低電圧化が十分にできな い。たとえば、チャネルホットエレクトロン(CHE) をソース側から注入するソースサイド注入型 MO N O S トランジスタが報告されたが(IEEE Electron Device L etter 19, 1998, pp 153)、このソースサイド注入型M ONOSトランジスタでは、動作電圧が書き込み時 1.2 V、消去時1.4Vと高いうえ、リードディスターブ特性 およびデータ書換え特性などの信頼性が十分でない。 【ロロロ8】その一方、従来のCHE注入方式によって **電荷を離散的なトラップの一部に注入できることに着目** して、電荷蓄積手段のソース側とドレイン側に独立に2 値情報を書き込むことにより1メモリセルあ たり2ビッ トを記録可能な技術が報告された。たとえば "Extended Abstract of the 1999 International Conference on Solid State Dévices and Materials, Tokyo, 1999, p p.522-523"では、ソースとドレイン間の電圧印加方向 を入れ換えて2ピット情報をCHE注入により書き込 み、読み出し時には、書き込み時と逆方向に所定電圧を ソースとドレイン間に印加する、いわゆる"リバースリード"方法によって書き込み時間が短く書稿電荷量が少 ない場合でも2ピット情報を確実に読み出すことを可能 としている。また、消去はホットホール注入によって行 っている。この技術によって、書き込み時間の高速化と ビットコストの大幅な低速が可能となった。

【〇〇〇9】さらに、最近になって、2ビット/セルの記憶が可能なスプリットゲート型のMONOS型不揮発性メモリが提案された("Twin MONOS Cell with Dual Control Gates",2000 Symposium on VLSI Technology Digest of Technical Papers, pp122-123)。このMONOS型不揮発性メモリでは、スプリットゲート構造を採用することにより、ゲート電極以外にコントロート構造を採用することにより、ゲート電極以外にコントロートで一ト電極を設け、書き込みの高速化等を試みている。この書き込みの原理は、基本的にチャネルホットエレクトロン(CHE)注入であり、ドレイン周辺の不純物波度をチャネル中央部と比較して相対的に高くすることにより、ホットエレクトロンの注入効率を大幅に改善している。

[0010]

【発明が解決しようとする課題】ところが、この従来のCHE注入タイプのMONOS型または2ビット/セル記憶が可能なMONOS型不揮発性メモリでは、チャネル内を電子を加速して高エネルギー電子(ホットエレクトロン)を発生させることから、ソースとドレイン間に酸化膜のパリア3、2eVより大きな電圧、実際にス・ドレイン間電圧を低減することは困難である。このため、書き込み時におけるパンチスルー効果が制限となったケート長のスケーリングが難しいという課題がある。

【〇〇11】また、CHE注入方式では、電荷蓄積手段への電荷注入効率が1×10-6~1×10-5 程度と低いため、書き込み時に数百 μ A の電流を必要とし、その結果、一括して並列書き込み可能なメモリセル数を大きくできないという課題もある。これに対し、最近発表されたスプリットゲート型のセルでは、書き込み時の電流を10μ A / セルと低減しているが、周辺部のチャージボンプ回路の電流制限により1 k ビット以上のメモリセルを並列に書き込むことは難しい。

【ロロ12】また、これら3つのCHE注入方式のセルでは、メモリトランジスタのチャネルに電流を流して書き込みを行うため、前記した2ビット記録を目的としてドレイン側とソース側に同時に書き込みを行うことができないという課題がある。

【0013】さらに、前記した2ビット記録可能なメモリセルおよびスプリットゲート型のメモリセルでは、局部的な消去を行う必要性からソネルリングまたはバント間トンネル電流を利用して注入する消毒方法が採用されている。この消去方法では、ホットホールの通過による酸化膜質の劣化が懸念されるため、信頼性、とくにデータのMONOS型の不揮発性メモリでは、ホットホールを用いた消去を行う限り、ボトム・酸化膜厚の最適化による性能向上は望めない。

【0014】本発明の目的は、MONOS型など平面的に離散化されたキャリアトラップ等の電荷審接手段に電荷を審接させて基本動作するメモリトランジスタにおいて、とくに電荷審接手段の分布領域の一部に対し電荷を注入して複数ピットを記憶する際に、パンチスルーをが決しながら少ない電流を極めて高速に書き込みができ、かつ、ゲート長およびゲート絶縁関厚のスゲーリング性が良好な不揮発性半導体記憶装置と、その動作方法を提供することである。

[0015]

【課題を解決するための手段】本発明の第1の観点に係る不揮発性半導体記憶装置は、第1導電型半導体からなるチャネル形成領域と、第2導電型半導体からなり上記チャネル形成領域を挟む2つのソース・ドレイン領域

と、上記チャネル形成領域上に設けられたゲート絶縁膜と、上記ゲート絶縁膜上に設けられたゲート電極と、上記チャネル形成領域に対向した面内および膜厚方向に離散化されて上記ゲート絶縁膜内に形成され、動作時にホットエレクトロンが上記ソース・ドレイン領から注入される電荷審積手段とを有する。上記ホットエレクトロンは、バンド間トンネル電流に起因したホットエレクトロンである。

【0016】本発明では1メモリセル当たりの記憶ビット数は、2ビット/セル、1ビット/セルの何れでもよい。前者の場合、上記ゲート絶縁限は、好通に、上記ソース・ドレイン領域が6ホットエレクトロンが主入され、保持される記憶領域と、ホットエレクトロンが主入されない他の領域とを有する。

【0017】あ るいは、上記ゲート絶縁膜は、上記ソー ス・ドレイン領域の一方からホットエレクトロンが注入 される第1記憶領域と、上記ソース・ドレイン領域の他 方からホットエレクトロンが注入される第2記憶領域 と、上記第1。第2領域間に挟まれ、ホットエレクトロ ンが注入されない第3の領域とを有する。 この場合、好 **適に、上記電荷蓄秩手段が上記第1,第2記憶領域に形** 成され、上記電荷蓄積手段の分布領域が上記第3の領域 を介して空間的に分離されている。また、好適に、上記 第1,第2記憶領域が複数の膜を積層した積層膜構造を 有し、上記第3の領域が単一材料の絶縁膜からなる。 【〇〇18】この場合、ゲート電極は、単一のゲート電 極でもよいが、たとえば、上記ゲート電極が、上記第1 記憶領域上に形成された第1ゲート電極と、上記第2記 憶領域上に形成された第2ゲート電極と、上記第3の領 域上に形成された第3ゲート電極とを有し、上記第1, 第2および第3ケート電極が空間的に分離されている。 なお、製造プロセスを簡単化するために、第3のゲート 電極を単一の絶縁膜上に形成し、第3のゲート電極の表 面および第3のゲート電極両側のチャネル形成領域部分 に接して複数の膜からなる電荷保持膜を形成し、この電 荷保持膜上にゲート電極を形成することにより、第 1, 第2のゲート電極を単一のゲート電極から構成してもよ い。何れの場合でも、上記チャネル形成領域は、2つの メモリトランジスタのチャネル形成領域と、その間の1 つのコントロールトランジスタのチャネル形成領域とが 連結してなる。具体的に、上記チャネル形成領域、上記 ソース・ドレイン領域、上記ゲート絶縁限および上記ゲ - ト電極を有するメモリトランジスタがワード方向とビ ット方向に複数配置され、ワード方向の上記複数のメモ リトランジスタ内で、上記第1,第2ゲート電極がワー 下線により共通接続され、ビット方向の上記複数のメモ リトランジスタ内で、上記第3ゲート電極が共通接続されている。上記第1,第2記憶領域および上記第3の領 域上に単一のゲード電極を有した構成でもよい。 この場 合、ゲート電極に対しそれぞれ空間的に分離した、上記

第1記憶領域外側のゲート電極および上記第2記憶領域 外側のゲート電極をさらに有する。

外側のゲート電極をさらに有する。 【〇〇19】1ビット/セル記憶の場合、好適に、上記 チャネル形成領域、上記ソース・ドレイン領域、上記ゲ - 卜絶縁膜および上記ゲート電極を有するメモリトラン ジスタのゲート長が、上記ソース・ドレイン領域双方が らホットエレクトロンを注入したとき、一方の上記ソー ス・ドレイン領域から注入されたホットエレクトロンの 保持領域と他方の上記ソース・ドレイン領域から注入さ れたホットエレクトロンの保持領域との少なくとも一部 が上記ゲート絶縁膜内で合体するゲート長以下である。 【〇〇2〇】 この不揮発性半導体記憶装置では、分離ソ ース線型、仮想接地線型など、ソース・トレイン領域の - 方に接続された共通線と、ソース・ドレイン領域の他 方に接続された共通線とが独立に制御可能なNOR型メ モリセル方式が好適である。 分離ソース線型では、ソー ス・ドレイン領域の一方が接続された共通線を第1共通 線、ソース・ドレイン領域の他方が接続された共通線を 第2共通線という。その場合、第1および第2共通線が それぞれ階層化されていてもよい。 いわゆるAN D型で は、メモリブロック内の内部接続線としての第1および 第2副線に対しメモリトランジスタが並列接続されてい

【0021】本発明の第2の観点に係る不揮発性半導体記憶装置の動作方法は、第1 導電型半導体からなり上記・ネル形成領域を挟む2つのソース・ドレイナ・ネル形成領域を挟む2つのソース・ドレイナ・ネル形成領域を挟む2つのソース・ドレイナ・ネル形成領域を持ちとである。上記チャネル形成領域上に設けられ、上記チャネル形成荷域上に設けられた地域である。当該がイート絶縁限と、当該がイート絶縁限と、当該がイート絶縁限とに設けられたゲートを極とを有する不揮発性半導体記憶装置の動作方法であって、書き込み時に、ボットエレクトロンを上記ソース・ドレイン領域から上記では、アンドレイン領域から上記電荷書後手段に注入する。

【0022】この動作方法においても、2ビット/セル記憶の場合と、1ビット/セル記憶の場合をある。2ビット/セル記憶の場合時に、注意である。2ビット/セル記憶の場合と、打適に、書き込み分布に、担応では、1000年の一大記憶領域によれ、1000年の100年では、100

れている。1ビット/セル記憶の場合、上記一方のソース・ドレイン領域から注入されたボットエレクトロンの保持領域と、上記他方のソース・ドレイン領域から注入されたボットエレクトロンの保持領域との少なくとも一部が、上記ゲート絶縁限内で合体する。具体的に、たとえば、上記ゲート絶縁限域、上記ゲートを極を有すという。 は、上記ゲート絶縁取よび上記ゲート電極を有するメセリトランジスタのゲート長が、上記2つのホットエレクトランの保持領域の少なくとも一部で合体が起こるゲート長以下である。

【0023】本発明では、書き込み時に、上記ソース・ドレイン領域と上記ゲート電極との間に所定の書き込み電圧を印加する。前記したようにゲート電極が第1~第 3ゲート電極からなる場合、上記メモリトランジスタが ワード方向とピット方向とに複数配置されているメモリ セルアレイに対する書き込みにおいて、好適に、上記第 1,第2記憶領域の一方に書き込むときば、他方側の上記第1,第2ゲート電極を電気のにフローティング状態 とするか、または上記チャネル形成領域に対しOVある いは逆極性の電圧を上記他方側の第1または第2ゲート 電極に印加する。 また、上記チャネル形成領域、上記ソ ース・ドレイン領域、上記ゲート絶縁関および上記ゲー ト電極を有したメモリトランジスタがワード方向とピット方向とに複数配置され、ワード方向の複数のメモリト ランジスタごとに上記ゲート電極がワード線により共通 に接続されているメモリセルアレイに対する書き込みに おいて、好適に、動作対象のメモリトランジスタが接続 されていない非選択ワード線にロV、あ るいは上記チャ ネル形成領域に対し逆極性のバイアス電圧を印加する。 【0024】 -方、上記チャネル形成領域、上記ソース・ドレイン領域、上記ゲート絶縁膜および上記ゲート電 極を有したメモリトランジスタがワード方向とピット方 向とに複数配置され、ピット方向の複数のメモリトラン ジスタごとに上記 ツース・ドレイン領域の一方が第 1共 通線により接続され、上記ソース・ドレイン領域の他方 が第2共通線により接続されているメモリセルアレイに 対する書き込みにおいて、好適に、動作対象のメモリト ランジスタが接続されている第1および/または第2共 通線に所定の電圧を印加し、動作対象のメモリトランジ スタが接続されていない第1および第2共通線にOVま たは上記所定電圧と逆極性の電圧を印加する。

【0025】本発明では、上記ソース・ドレイン領域がワード方向のセル間で分離している場合(分離ソース線NOR型)、あるいは、上記ソース・ドレイン領域がワード方向のセル間で共通の場合(バーチャルグランド(VG)型)でも第13億領域上の第1ゲート電極と第2領域上の第2ゲート電極が対離している場合に、同一ワード線に接続されたメモリセルを1回の動作で一括して書き込みできる。すなわち、上記チャネル形成領域、上記ソース・ドレイン領域、上記ゲート経縁膜および上

【0026】前記したゲート電極が第1~第3ゲート電極からなる場合の読み出しては、好適に、読み出し対象の記憶領域側がソースとなるように上記2つのソース・ドレイン領域間に所定の読み出しドレイン中圧を印加し、上記第3ゲート電極に大きによれているである。 1ゲート電極の印加電圧と同じ極性の所定の読み出しゲート電極に大きに記第3ゲート電極に対している。

【〇〇27】消去時に、好適に、上記ソース・ドレイン 領域から注入され上記電荷審核手段に保持されているエレクトロンを、直接トンネル効果またはFNFンネル効 果を用いて上記ソース・ドレイン領域側に引き抜く。あるいは、上記ソース・ドレイン領域から注入され上記電荷審様手段にチャネル方向の両側に離れて保持されているエレクトロンを、直接トンネル効果またはFNFンネル効果を用いで個別にあるいは一括して基板側に引き抜く。

【0028】この不揮発性半導体記憶装置およびその動作方法は、電荷蓄は手段がチャネル形成領域に対向した面内および関厚方向に離散化された、たとえばMONOS型、いわゆるナノ結晶などの小粒径導電体を有する微細粒子型などに好適である。

【0029】 この不揮発性半導体記憶装置およびその動作方法では、 2ビット/セルの書き込みでは、たとえばパンド間トンネル電流に起因したホットエレクトロンを、ソース・ドレイン領域から電荷審核手段に注入する。 より詳しくは、ソース・ドレイン領域が p型不純物 がらなるとすると、ゲートでは、ソース・ドレイン領域の表面部が n 化して反転層が形成される。 したがして、 p n 接合に高いパイアス電圧が印加され、これにより反転層部分でエネルギーパンドの曲がりが急域とな

る。 p型不純物領域表面の深い空乏化が進むと、その部 分では実効的なパンドギャップが減少しているため、価 電子帯と伝導帯間でパンド間トンネル電流が発生する。 パンド間トンネルした電子は、電界加速によりボットエ レクトロンとなるが、その運動量(大きさと方向)が雑 持されて酸化膜のエネルギー陸重より高いエネルギーを 持つために、当該エネルギー障壁を越えて電荷蓄積手段 に局所的に注入される。すなわち、一方のソース・ドレ イン領域と第1ゲート電極間の電圧を大きくするとホッ トエレクトロンが電荷蓄積手段の第1記憶領域に注入さ れて保持され、他方のソース・ドレイン領域と第2分 ト電極間の電圧を大きくするとホットエレクトロンが電 荷蓋枝手段の第2記憶領域に注入されて保持される。電 荷蓋核手段の第1、第2記憶領域間には、ホットエレク トロンが注入されない第3の領域が介在するので、この 2ビット情報に対応した電荷は確実に破別される。この とき、パンド間トンネル電流に起因したホットエレクト ロンは、たとえば 1 × 1 ロ-2~ 1 × 1 ロ-3程度の高い効 字で電荷蓄積手段に注入される。このため、 1 ビット当 たりの書き込み電流が、従来のCHE注入方式の1/1。 04 以下に低減できる。この場合、10k個以上のメモ リトランジスタに並列書き込みが可能となり、一括して 書き込み可能なメモリセル数(書き込みのパンド幅)が 増大する。また、同一ワード線に接続されたメモリトラ ンジスタ(1ページ)を1回の動作で書き込み可能とな る。前記した2ピット/セルの書き込み方法では、2づのソース・ドレイン領域のうちオープンとしないで書き 込み電圧を印加した側に書き込みが行われる。したがっ て、読み出し時には、この書き込み竜圧を印加した側の ソース・ドレイン領域がソースとなるように読み出した レイン電圧を印加する。このとき、2つのソース・ドレ イン領域のうち高電圧側の蓄積電荷の有無はピンチオフ 効果によりチャネル電界に殆ど影響せず、低電圧側の蓄 **積電荷の有無の影響をうけてチャネル電界が変化する。** このため、当該メモリトランジスタのしきい値電圧は、 低電圧側の蓄積電荷の有無を反映したものとなる。

【0030】また、2ビット/セル書き込みに最適なメルートランジスタ構造としては、たとえば電話手を発しては、たりトランジスタ構造としては、たとえば電をチ間の接続を対して、その間に第一条を領域に分配をある。この場合、中央の第3の領域をある。この場合、中央の第2としている。この場合、中央の第2としている。この場合、中央シスシスタのしきい電流では、コントロールトランジスタのしきの電流で訪れると、コントロールトランジスタのとしてはある。この場所では、コントロールトランジスタのようには多いのでは、コントロールトランが過剰に対した。サーンジスタのしきいい値を手した。コントローの注入が過剰に行われ、よりトランジスタのしきいい値を圧が大きくにより、電流電話が表し、いきの電流量がばらつく上、電流消費も無駄が多い。

ろが、本発明ではMO S 構造のコントロールトランジスタが存在するため、メモリトランジスタのしきい値電圧が大きく低下し読み出し電流が増大しようとすると、コントロールトランジスタがカットオフし、リミッタとして機能する。このため、このメモリセルではコントロールトランジスタのしきい値電圧により読み出し電流の上限が制御でき、無駄な電流消費がない。

【0031】また、1ビット/セルの書き込みでは、2つのソース・ドレイン領域双方から書き込みを行う電ができる。それそれとであるが、ソースを開始がらいる。はそれをいる。なが、ソースをして、近域の設計において注入が一方のできる。といる。なが、ソースをして、一方のの最近により、一方ののでは、1000mのでは、10000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、10000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、10000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、10000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、10000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、10000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、10000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、10000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、10000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、10000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、10000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、10000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、10000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、1000mのでは、10000mのでは、1000mのでは、1000mのでは、10000mのでは、10000mのでは、10000mのでは、10000mのでは、10000mのでは、10000mのでは、10000mのでは、10000mのでは、10000mのでは、10000mのでは、10000mのでは、10000mのでは、10000mのでは、10000mのでは、100000mのでは、100000mのでは、1000000mのでは、100000mのでは、1000000mのでは、100000000のでは、10000000のでは、10000000のでは、10000000のでは、10000000のでは、10000000のでは、10000000のでは、10000000のでは、1

【0032】消去時には、たとえばソース・ドレイン領域に正電圧を印加し、ソース側またはドレイン側の善様電荷を直接トンネル効果またはFNトンネル効果を用いて基板側に引く抜く。何れのトンネル効果を用いても、ブロックー括消去が可能である。本発明では、基本的にスプリットゲート型のメモリセルと同様のオペレーションが可能であるため、過剰消去または過剰書き込みがざれ難い。

[0033]

【発明の実施の形態】第1実施形態

図1に、第1実施形態に係る不揮発性メモリ装置の要部 回路構成を示す。図2に、NOR型メモリセルアレイの 平面図を、図3に図2の日-B¹ 線に沿った断面側から 見た鳥瞰図を示す。

【0034】この不揮発性メモリ装置では、ビット線(第1共通線)が主ビット線(第1主線)を創ビット線(第1主線)に階層化され、ソース線(第2割線)に当まソース線(第2割線)に対している。主ビット線MBL1にセレクトトランジスタS11を介して創ビット線SBL1が接続されている。また、主ビット線MBL2にセレクトトランジスタS21を介して創ビット線SBL2が接続されている。また、主ソース線MSL1にセレクトトランジスタS12を介して創ソース線MSL2にセレクトトランジスタS12を介して創ソース線SSL1にセレクトトランジスタS2とを介して創ソース線SSL2が接続されている。

【0035】副ビット森 SB L 1 と副ソース線 SS L 1

との間に、メモリトランジスタM11~M1n(たとえば、n=54)が並列接続され、副ビット線SBL2と副ソース線SSL2との間に、メモリトランジスタM21~M2nが並列接続されている。この互いに並列に接続されたn個のメモリトランジスタと、2つのセレクトトランジスタ(S11とS12、又は、S21とS22)とにより、メモリセルアレイを構成する単位ブロックが構成される。

【0036】ワード方向に隣接するメモリトランジスタ M11, M21, "の各ゲートがワード線WL1に接続されている。同様に、メモリトランジスタM12, M22, "の各ゲートがワード線WL2に接続され、また、ワード線WLnに接続されている。ワード方向に隣接されている。ワード方向に隣接するセレクトトランジスタS11, "は選択線SG11により制御され、セレクトトランジスタS21, "は選択線SG1により制御され、セレクトトランジスタS21, "は選択線SG1により制御され、セレクトトランジスタS22, "は選択線SG12により制御され、セレクトトランジスタS22, "は選択線SG22により制御される。

【0037】 この微細NOR型セルアレイでは、図3に 示すように、半導体基板SUBの表面にnウエルWが形 成されている。n ウエルWは、トレンチに絶縁物を埋め 込んでなり平行ストライブ状に配置された素子分離絶縁 層180により、ワード方向に絶縁分離されている。 【ロロ38】森子分離絶縁層!SOにより分離された各 nウェル部分が、メモリトランジスタの館動領域となる。 館動領域内の幅方向両側で、互いの距離をおいた平 「ストライブ状に」型不純物が高速度に導入され、これにより、本発明の"ソース・ドレイン領域"をなす副ビット線SBL1、SBL2(以下、SBLと表記)およ び副ソース線SSL1、SSL2(以下、SSLと表 記)が形成されている。 副ビット線SBLおよび副ソー ス線SSL上に絶縁膜を介して直交して、各ワード線W L1, WL2, WL3, WL4, … (以下、WLと表記) が等間瞬に配換されている。これらのワード線WL は、内部に電荷蓄積手段を含む絶縁膜を介してロウエル W上および素子分離絶縁層 I SO上に接している。副ビ ット線SB Lと副ソース線SS Lとの間のnウエルWの 部分と、各ワード線WLとの交差部分がメモリトランジ スタのチャネル形成領域となり、そのチャネル形成領域 に接する副ピット線部分がドレイン、副ソース線部分が ソースとして機能する。

【〇〇39】ワード線W上の上面および側壁は、オフセット絶縁層およびサイドウォール絶縁層(本例では、通常の層間絶縁層でも可)により獲われている。これら絶縁層には、所定間隔で副ピット線SBLに達するピットコンタクトBCとが形成されている。これらのコンタクトBC。SCは、たとえば、ピット方向のメモリトランジ

スタ64個ごとに設けられている。また、絶縁層上を、ビットコンタクトBC上に接触する主ビット線MBL1, MBL2, … (以下、MBL2表記) と、ソースコンタクトSC上に接触する主ソース線MSL1, MSL2, … (以下、MSL2表記) が交互に、平行ストライプ状に形成されている。

【ロロ40】この微細NOR型セルアレイは、第1共通 は(ビット線)および第2共通線(ソース線)が階層化 され、メモリセルごとにビットルフタクトBCおよびソースコンタクトSCをはかのパラッキは少なか。したない。 て、コンタクト抵抗するかではな本本的にない。 で、コンタクト抵抗するが、ファーは少タクトのでは、たて、コンタクトBCおよびソースコンタクトSCは、たてットコンタクトBCおよびソースコンられるが、このプルには64個のメモリセルごとに設けられるが、このプルが成を自己整合的に行わないときは、オフセットを対応よび中間絶縁を厚く性はしてメモリトランの手を関立する。 タを埋め込んだ後、通常のフォトリングラフィとエッチングによりコンタクトを関口する。

【ロロ41】副線(副ビット線,副ソース線)を不純物領域で構成した疑似コンタクトレス構造として無駄な空間が殆どないことから、各層の形成をウエハブロギントの最小の最小の最小の最小の最小のである。さらに、ビット線ととインのできる。というは、ビット線の容量があり、セレカーできる。というないが関すた。というないでは、アンジスタを主ビット線の容量が著しくに、セレクスをは、アンジスタ群を主ビット線の容量が著してに、セレクシスタ神を主ビット線の容量が著して、セレクの高速とのが表して、のには、副というないのには、のには、副というないのには、のには、副というないのには、配くのできる。よび、アス線が5日とは、アス線が5日とは、アンス線が5日とは、アンス線が5日とは、アンス線が5日とは、アンス線が5日とないのには、エビット線の日におよび、アンス線が5日とないのには、エビット線の日におよび、アンス線が5日とないのには、エビット線の日におよび、アクル配線とするとよい。

【0042】図4に、メモリトランジスタのワード方向の拡大断面図を示す。図4において、副ビット線5日とと副ソース線55にとの間に挟まれ、ワード線Wとが交差する部分が、当該メモリトランジスタのチャネル形成領域となる。

【〇〇43】チャネル形成領域上には、ゲート絶縁膜10を介してメモリトランジスタのゲート电極(ワード線WL)が核層されている。ウード線WLは、一般に、中型または「型の不純物が高速度に導入されて導電化されたボリシリコン(doped poly-siと高融点金属シリサイドとの核層膜からなる。このワード線WLの実効部分、すなわちソース・ドレイン間距離に相当するチャネル方向の長さ(ゲート長)は、〇、1pm以下、たとえば90mm~90mm程度である。1〇〇44】本実施形態におけるゲート絶縁膜10、下層から頃に、ボトム、絶縁膜11、変化膜12、トップ

絶縁膜 1 3から構成されている。ボトム 絶縁膜 1 1は、たとえば、酸化膜を形成し、これを変化処理して用いる。ボトム 絶縁膜 1 1 の膜厚は、使用用途に応じて2.5 mmから 5.0 mmの範囲内で決めることができ、ここでは 2.7 mm~3.5 mmに設定されている。

【0045】 変化膜 12は、たとえばら、Onmの変化 シリコン (Six Ny (O<x<1, O< y<1)) 膜 から構成されている。この変化膜 12は、たとえば誠圧 CVD (LP-CVD) により作製され、膜中にキャリ アトラップが多く含まれている。変化膜 12は、フレン ケルブール型 (FP型) の電象伝導特性を示す。

【0045】トップ絶縁膜13は、変化膜12との界面 近傍に深いキャリアトラップを高密度に形成する必要が あり、このため、例えば成膜後の変化膜を熱酸化して形 あされる。トップ絶縁膜13をHTO(High Temperatu re chémical vapor deposited Oxide)法により形成した SiO2 膜としてもよい。トップ絶縁膜13がCV Dで 形成された場合は熱処理によりこのトラップが形成され る。トップ絶縁膜13の膜厚は、ゲート電極(ワード線 WL)からのホールの注入を有効に阻止してデータ書換 可能な回数の低下防止を図るために、最低でも3。On n、好ましくは3:5nm以上が必要である。

【ロロ47】 このような構成のメモリトランジスタの製造においては、まず、用意した半導体基板SUBに対し素子分離絶縁層ISOおよびnウェルWを形成した後に、副ビット線SBLおよび副ソース線SSLとなる不純物領域をイオン注入法により形成する。また、しきい値電圧調整用のイオン注入等を必要に応じて行う。

【0048】つぎに、半導体基板SUB上にゲート絶縁 限10を成映する。具体的に、たとえば、短時間高温熱 処理法(RTO法)により100℃,10gの熱処理 を行い、酸化シリコン膜(ボトム 絶縁膜 1-1)を形成す つきに、ボトム 絶縁膜 1 1上にLP- CV D法によ り室化シリコン膜(室化膜 12)を、最終膜厚が 6 n m となるように、これより厚めに堆積する。このCV D は、たとえば、ジクロロシラン(D C S)とアンモニ を温合したガスを用い、基板温度730℃で行う。形成 した室化シリコン膜表面を熱酸化法により酸化して、た とえば3.5 n mの酸化シリコン膜(トップ絶縁膜1) 3) を形成する。この熱酸化は、たとえばH2 O雰囲気 中で炉温度950℃で40分程度行う。これにより、ト ラップレベル (変化シリコン膜の伝導帯からのエネルギ →差)が2。 De V以下の程度の深いキャリアトラップ が約1~2×1013/cm2 の密度で形成される。ま た、変化膜12が1mmに対し熱酸化シリコン膜(トッ プ絶縁膜13)が1.5mm形成され、この割合で下地 の室化膜厚が減少し、室化膜12の最終膜厚が6 n.m.と なる.

【0049】ゲート電極(ワード線WL)となる導電膜とオフセット絶縁層(不図示)との積層膜を積層させ、

この稜層膜を一括して同一パターンにて加工する。続い て、サイドウォール絶縁層とともに自己整合コンタクト を形成し、自己整合コンタクトにより表出する副ビット 森SBLおよび副ソース森SSL上に、ビットコンタク トBCおよびソースコンタクトSCを形成する。その これらプラグ周囲を層間絶縁膜で埋め込み、層間絶 緑膜上に主ビット線M.B Lおよび主ソース線MS Lを形 成した後、必要に応じて行う層間絶縁層を介した上層配 袋の形成およびオーバーコート成膜とパッド開口工程等 を経て、当該不揮発性メモリセルアレイを完成させる。 【0.050】つぎに、このような構成の不揮発性メモリ のパイアス設定側および動作について、メモリトランジ スタM11にデータを書き込む場合を例に説明する。図 5は、書き込み時のパイアス設定条件を示す回路図、図 6は読み出し時のパイアス設定条件を示す回路図、図フ は消去時のパイアス設定条件を示す回路図である。ま た、図 8は書き込み動作を示す素子断面図、図 9 は消去

動作を示す素子断面図である。 【0051】書き込み時に、図5に示すように、選択ウード線WL1に所定の正電圧、阅えば5.0Vを印加する。選択執い一条MSL1,2に所定の正電圧、たよび選択線SG11,SG12に所定の一下線WLnに所定の書き込み禁止電圧、たとえばつ7、は0Vを印加し、非選択主ビット線MBL2,非選択コード線Wを印加し、非選択主ビット線MBL2,非選択可力を設定が基準を表している。このとき、選択線SG21,SG22を、電弧電圧Vによび選択・2線、SBL1に一5Vが伝達され、非選択でいた。

【0052】この書き込み条件下、書き込み対象のメモリトランジスタM11において、選択ワードは米WL1に印かされた正確圧により、副ビット線 50 による 1 により、副ビット線 50 によりにはなり、副ビットの曲がりが空光状態となり、エネルギーバンドの曲がりが電子が空光では、アースルースので発生したエレクトロンは、アースルースの側には、アースルースので発生したエレクトロンとなる。このトロンとなる。このトロンとなるボットエレスルースので発生した高エネルギーを持つ、を維持しなが高流で発生した。 できなく 数字は しかも高速には、その運動 できなく 数字はく、しかも高速には、その運動を失うことなく 数字よく、しかも高速には、その運動を失うことなく 数字よく、しかも高速を表手段であるキャリアトラップに注入される。

【0053】副ビット線SBL1をなすp型不純物領域からの電荷注入、副ソース線SSL1をなすp型不純物領域からの電荷注入は、それぞれ局所的である。ところが、本実施形態におけるメモリトランジスタのゲート長が100mm以下と短いため、図8に示すように、電荷

【0054】 - 方、同じブロック内の非選択メモリトランジスタM12, …では、ゲートとソースまだはドレインとの間に5Vしか奄圧がかからない。また、他のブロック内の非選択メモリトランジスタM21, M22, …では、ゲートとソースまだはドレインとの間に0Vまたは6V程度してい奄圧がかからない。したがって、電荷審核手段にエレクトロンが注入されず、有効に書き込みが禁止される。

【0055】この書き込み方法では、電荷の電界加速方向と注入方向がほぼ一致するため、従来のCHE注入方式より電荷の注入効率が高い。また、チャネル自体は形成せずに書き込みを行うため、電流消費が少なくですむ。ホール電流自体は小さいが、このように電荷審経手設分布面内のほぼ全域に電荷が注入されることから、必要なしきい値電圧変化を得るための書き込み時間は、たとえば10ps以下と従来より1桁以上短くなる。

【0056】以上の書き込み動作では、書き込みをすべき選択セルを含むブロックと、書き込みを禁止すべきブロックをバイアス条件により設定した。本実施形態では、全てのブロックを選択し、ワード線WL1に連なるセルを一括してページ書き込みすることができる。その際、上記した注入効率の改善によってビット当たりの書き込み電流が循連いに小さくなり、従来のCHE注入方では1パイト(6)程度であった一括並列書き込み可能なセル数が、本実施形態では1キロパイト(6日)以上と格段に大きくなる。

蓄積手段に電子が蓄積されていない消去状態のメモリト

ランジスタはチャネルが形成され、電荷蓄積手段に電子

が善務された書き込み状態のメモリトランジスタではチ

【0059】これにより、図9に示すように、電荷審核手段であるキャリアトラップに保持されていた電子が基板側にチャネル全面から引き抜かれ、しきい値電圧が上昇して消去が行われる。この電子引き抜きによる消去は10ms程度まで低減でき、従来の直接トンネル発見によるボール注入消去時間の典型値100msに比べ1.桁以上改善された。また、従来のホール注入による消去では、書き込みに比べ電荷がボトム 絶縁限を適過する時間が長いため絶縁膜質の劣化が懸念されるが、本発明では、消去はどくに電子引き抜きを用いるため、信頼性が

【0060】第1実施形態に係りゲート長が90nm程度と短いメモリドランジスタに対し、ソース・ドレイン両側からホットエレクトロンの局所注入を行った場合、十分なしきい値電圧の低下が得られることが分かった。このため、ゲート長を90nmと短くすることのエレクトロン注入領域が電荷審接手段のチャネル対向面全域に及ぶことが、しきい値電圧の低下に大きく寄与していると推測される。以上より、ゲート長が90nmのMONの8トランジスタで、書き込み達度10psが達成された

【0061】書き込み状態、消去状態のメモリトランジスタの電流・電圧特性について検討した。この結果、ドレイン電圧 = 1.0Vでの非選択セルからのオフリーク電流値は、約1nAと小さかった。この場合の読み出ししが生じることはない。したがって、ゲート長90nmのMONOS型メモリトランジスタにおいて読み出し時のパンチスルー耐圧のマージンは十分あることが分かった。また、リードディスターブ特性も評価したが、3×108 s以上時間経過後でも読み出しが可能であることが分かった。

【0062】データ書き検え回数は、キャリアトラップが離散化されているため良好で、1×106回を満足することが分かった。また、データ保持特性は、1×106回のデータ書き換え後で85℃。10年を満足した。以上より、ゲート長90nmのMONOS型不揮発性メ

モリトランジスタとして十分な特性が得られていることを確かめることができた。

【0063】第1実施形態に係る不揮発性メモリ装置では、前記したように、パンド間トンネル起因ホットエレクトロン電流による書き込みを行うため注入効率がでHE注入と比較して2~3桁改善され、高速書き込みが可能である。また、ホットホール注入ではなく、電子の引き抜きにより消去を行うため、ホール注入消去による熔線膜質の劣化が抑制される。

[0064] 第2実施形態

第2実施形態では、ゲート経縁限内の電荷審様手段の分布領域の一部に書き込みを行う場合、また、書き込み時にピット検および/またはソース線を選択することにより1回で2ピット/セルの書き込みを行う場合に関する。第2実施形態に任係る不揮発性メモリ装置は、メモリセルアレイ構造および素子構造は第1実施形態と同様であり、本実施形態においては、図4に示す構造のもただし、本実施形態においては、図4に示す構造のよそしただし、本実施形態においては、図4に示す構造のよそしただし、本実施形態においては、図4に示す構造のよモリトランジスタのゲート長が、第1実施形態の場合より長く、0.25μm以下、たとえばの18μmである。また、図5つ設定条件の変更があるが、基本的には適用される。

【0065】図10に、本実施形態に係るMONOの製メモリトランジスタにおいて、副5のメモリトランジスタにおいて、副5のメモリトランジスタにおいて、副5のメモのリトランジンとスタにおいて、副5のメモのリークを示す。図5のメモのリークを示す。図5のメモのリークをでは、のメモのリークをでは、のカークランジンとのスターの大力のは、カークをでは、カーのでは、カークをでは、カークをでは、カークをでは、カーのでは、カー

【0066】逆に、副ヒット線SBL1側の領域に書き込みを行いたい場合は、セレクトトランジスタS11はオンさせ、制御線SG12の印加電圧をハイレベルにしてρチャネル型のセレクトトランジスタS12をカットオフさせ、これにより副ソース線SSL1をフローティング状態とする。これにより、ケート経験限10の同にハト線SBL1側の領域(第2記憶領域)に局所のにバンド間トンネル電流に起因したホットエレクトロンが注入され、この第2記憶領域に局所的に保持される。図11、第1,第2記憶領域に独立にデータを書き込んだ

状態のメモリトランジスタを示す。第1,第2記憶領域間に、ホットエレクトロンが注入されない第3の領域が存在し、これにより2ビットのデータが確実に検別される。

【0067】読み出しでは、読み出し対象の電荷が善稜 された第1または第2記憶領域がボール供給側(ソース 側)となるように、ソース・ドレイン電圧(主ビット森 MBL1および出力ソース線MSL1の電圧)の印加方 向を決める。たとえば図6に示すパイアス条件におい て、主ソース線MSL1の印加電圧を一1. 5Vに変更 ソース側、すなわち副ピット練SBL1側の第2記 憶領域のデータを読み出すことができる。 逆に、副ソー ス線SSL1側の第1記憶領域のデータを読み出すとき は、主ビット線MBL1を低い電圧、たとえばー 1。5 Vとし、主ソース線MS L1を高い電圧、たとえば接地電圧にする。このようにソース・ドレイン電圧方向を、 第1, 第2記憶領域の何れの保持データを読み出すかに 応じて切り換えることにより、2ピット/セルの記憶デ - 夕を独立に読み出すことが可能となる。なお、2ピッ トセルを微細化した場合、ドレイン電圧- 1, DVで、 ゲート電圧等はゲート長がO, 2μmの場合とほぼ同一 となる。消去は、第1実施形態と同様である。

【0068】第2実施形態では、第1実施形態と同様にパンド間トンネル電流に起因したボットエレクトロン電流に起りたカットエリランシスタを行うため、通常され、第1を連合合法が可能となった。第1を対したが対した。第1を対した。如こを述りには、第1を対した。如こを述りには、第1を述りには、第1を述りには、第1を述りには、第1を述りには、第1を述りには、第1を述りには、第1を述りには、第1を述りには、第1を述りには、第1を述りには、第1を述りには、第1を述りには、を述りにはは、を述りにはは、を述りにはは、を述りにはは、を述りにはは、を述りにはは、を述りにはは、を述りにはは、を述りにはは、を述りにはは、を述りにはは、を述りにはは

【ロロ69】以下、第3~第6実施形態に、第1。第2 実施形態のメモリセルアレイの構成およびパターンの変 更例について説明する。

【0070】第3実施形態

図1.2 は、第3実施形態に係る分離ソース線 NOR型の 不揮発性半導体メモリのメモリセルアレイの概略構成を 示す回路図である。

【ロロブ1】 この不揮発性メモリ装置では、NOR型メモリセルアレイの各メモリセルがメモリトランジスタ1 個で構成されている。図12に示すように、メモリトランジスタM11~M22が行列状に配置され、これらトランジスタ間がワード線、ビット線および分離型ソース

【0073】この微細NOR型メモリセルアレイでは、図14に示すように、n型半媒体基板SUB(nウエルでも可)の表面にトレンチまたはLOCOSなどから素子分離絶縁層+SOが形成されている。素子分離絶縁層+SOは、図13に示すように、ピット方向(図12の維方向)に長い平行ストライブ状に配置されている。素子分離絶縁層+SOにほぼ直交して、各ウード線WL1、WL2、WL3、WL4、***が等間腐に配線されている。このワード線は、第1実施形態と同様、ボトム・絶縁限、変化限、トップ絶縁限からなるケート絶縁限上に経層したポリシリコン等のゲート電極から構成されている。

【0074】 各素子分離絶縁層』SOの間隔内の能動領域において、各ワード線の離間スペースに、基板SUBと逆導電型の不純物が高濃度に導入さ交互に形成されている。このソース不純物領域Sとドレイン不純物領域Sとドレイン不純物領域らとドレイン不純物領域のよったがある。このソース不純物領域Sとドレイン不純物領域のよったがある。したがって、ソース不純物領域Sとドレイン不純物領域のとどに対して、大き入れて純物領域のとに関してスク合わせの誤差が殆ど多入されないことから、優めて均一に形成されている。

【0075】ワード線の上部および側壁は、絶縁層で覆われている。すなわち、ワード線W L 1, W L 2, …の上部に同じパターンにてオフセット絶縁層が配置され、オフセット絶縁層、その下のゲート電極(ワード線)およびゲート絶縁膜からなる経層パターンの両側壁に、サイドウォール絶縁層が形成されている。このオフセット絶縁層およびサイドウォール絶縁層により、各ワード線同士のスペース部分に、ワード線に沿って細長い自己整合コンタクトホールが開口されている。

【0075】ソース不純物領域Sまたはドレイン不純物領域Dに一部重なるように、自己整合コンタクトホール

内に導電性材料が互い違いに埋め込まれ、これによりビットコンタクトBCおよびソースコンタクトBCお形成ではあるこれらコンタクトBCのののでは、自己整合コンタクトホール全域を埋め込むように導電材料を推検し、その上に、エッチングマスク用のレジストパターンを形成する。このとき、レジストパターンを日己整合コンタクトの間より一回り大きくして、自己整合コンタクトの間より一回り大きくして、このレジストパターンをマスクとしてレジストパターンをマスクとしてレジストパターン周囲の導電材料をエッチングにより除去する。これにより、2種類のコンタクトBC。SCが同時に形成される。

【ロロファ】図示しない絶縁膜でコンタクト周囲の凹部が埋め込まれている。この絶縁膜上を、ビットコンタクトBC上に接触するビット線BL1。BL2。…と、ソースコンタクトSC上に接触するソース線SL1。…が交互に、平行ストライブ状に形成されている。

【0078】この微細NOR型セルアレイは、そのビット執またはソース執に対するコンタクト形成が、自己を合コるの内・形成と、ブラグの形成により達成される。自己強が達成されるの絶縁が達成されるがある。では、不純的ななりである。では、アースをは、アースをは

【ロロフタ】ビットコンタクトBCまたはソースコンタクトBCまたはソースコンタクトBCまたはソースコンタクトBCまたはソースコンタクトBCと、ワード線との絶縁分離が容易下絶縁居を対しておき、その後、結縁限の成敗と、全面エッ発縁アングにエッチバック)を行うたけコンタクトBCとソース線がある。また、ビットはなけっている。といるとなっている。といるに、ビット線はされるため、配線神道となっている。といるとないことがら、4度の影響を使いるであり、工程数も少なく、製造コストをはが発えるのにないことがら、4度の影響を使いた場合で行った場合。8F2に近り非常によいセル面検で製造できる。

【〇〇80】第3実施形態に係るMONOS型メモリトランジスタの素子構造は、基本的な構造は第1.第2実施形態と同様である。ただし、この第3実施形態におけるメモリトランジスタでは、ソース不純物領域らとドレイン不純物領域Dとの対向方向(チャネル方向)とワード線WLの配線方向が直交する。したがって、ゲート長は、ほぼワード線幅で決まる。

【ロロ81】このような構成のメモリトランジスタの製造においては、ソースとドレインとなる不純物領域 8, Dの形成をワード線の形成後に行うことが、第1実施形態と大きく異なる。すなわち、第1実施形態と同様に、素子分離絶縁層180, ゲート絶縁限10およびゲートを極限の成限と加工を行った後に、形成したパターンと自己整合的にソース不純物領域 8 およびドレイン不純物領域 Dを、イオン注入法により形成する。

【ロロ83】第1,第2実施形態では、副ビット線 SBLおよび副ソース線 SSLにセレクトトランジスタを介してトランジスタのソース・ドレイン不純物領域に伝えした。本実施形態では、第1,第2実施形態で副ビット線 BLおよび副ソース線 SLに伝達した電圧を、ビット線 BLおよび ツース線 SLに値に印加する。これにまり、第1,第2実施形態と同様な動作、すなわち書きスタにおける電荷の注入等のされ方は第1,第2実施形態と同様であり、ここでの説明は省略する。【ロ084】なお、本実施形態の変形として、ソース線

【0084】なお、本実施形態の変形として、ソース線および/またはピット線を第1実施形態と同様にして半導体不純物領域から構成し、32~128個のメモリセルごとにコンタクトを介して、この不純物領域をそれぞれメタル配線に接続させた場合でも、第1,第2実施形態と同様な効果が得られる。

【0085】第4実施形態

第4実施形態は、上記した第3実施形態のメモリセルアレイ構造の変形に関する。図15は、自己整合技術と総行ソース線を用いた微細 N O R型メモリセルアレイの機略平面図である。

【〇〇85】 このNOR型ゼルアレイでは、図示せめ n ウエルの表面に縦帯状のトレンチまたは L O C O S など 素子分離絶縁度 l S O が等間隔でピット方向(図 1 5 の 縦方向)に配置されている。素子分離絶縁度 l S O にほぼ直交して、4 ワード線 W Lm-2 , W Lm-1 , W Lm , W Lm+1 が等間隔に配線されている。このワード線構造は、前述の実施形態と同様に、ボトム 絶縁膜, 変化膜, トップ絶縁膜及びゲート電極の積層膜から構成されている。

【0087】各素子分離絶縁層の間隔内の能動領域にお

いて、キワード線の離間スペースに、例えば点型不純物が高濃度に導入されてソース不純物領域Sとドレイン不純物領域Dとが交互に形成されている。このソース不純物領域Sとドレイン不純物領域Dは、その大きさがワード方向(図15の横方向)には素子分離絶縁層150の間隔のみで規定され、ピット方向にはワード線間隔とドレイン不大・大きさと配置のばらつきに関イン不純物領域Dは、その大きさと配置のばらつきに関してスク合わせの誤差が落と導入されないことから、極めて均一に形成されている。

【0089】その上でビット方向に配線されているソース線 S Ln+1 , S Ln , S Ln+1 (以下、 S L と表記)は、ドレイン不純物領域 D を避けながら素子分離領縁層 I S O 上とソース不純物領域 S 上に蛇行して配置され、足のもソース・純物領域 S に接続されている。ソース線 S L上には、第2の層間絶縁膜を介してビット線 B Ln+1 , B Ln , B Ln+1 (以下、 B L と表記)が等間隔で配線されている。このビット線 B Lは、 簡動領域上方に位置し、ビット線接統用のコンタントホールを介して、下層の各ドレイン不純物領域 D に接続されている。

【0090】このような様成のセルパターンでは、上記したように、ソース不純物領域らとドレイン不純物領域のの形成がマスク合わせの影響を受けにくく、また、ビット線接続用のコンタクトホールとソース線接続用のコンタクトホールが、2度のセルフアライン技術を一括転用して形成されることから、コンタクトホールがセル面積縮小の制限要素とはならず、ウエハブロセス限界の最が機幅Fでソース配線等ができ、しかも、無駄な空間が発とないことから、6F2に近い非常に小さいセル面積が実現できる。

【0091】第5実施形態

第5実施形態は、いわゆる仮想接地型と称される。共通 ソース線NOR型の不揮発性メモリ装置に関する。図1 6は、仮想接地NOR型のメモリセルアレイ構成を示す 回路図である。また、図17は、仮想接地NOR型のメ モリセルアレイの概略平面図である。

第6実施形態は、いわゆるFG型におけるHICR型と 同様の、共通ソース線NOR型の不揮発性メモリ装置に 関する。図18は、第6実施形態に係わるメモリセルア レイの概略平面図である。なお、メモリセルアレイの回 路図は、第5実施形態と同様であり図16が適用され

【0095】このメモリセルアレイでは、図18のように、ワード方向に隣接する2つのメモリトランジスタ間でソース線(主ソース線MSLおよび副ソース線SSL)が共通に設けられている。したがって、素子分離絶縁を150は、副線(副ヒット線SBLin、SBLin、SBLin・1および副ソース線SSL)の本ことに設けられている。このメモリセルアレイのパターンでは、第1~第4条施形態と比較すると素子分離絶縁を150が少なく、その分、第1~第4条形態のメモリセルアレイよりセル面積が縮小されている。

【0096】本実施形態では、第1,第2実施形態で耐 ビット線SBLおよび副ソース線SSLに伝達した電圧 を、主ビット線MBLおよび主ソース線SLに直に印加 する。これにより、第1,第2実施形態と同様な動作、すなわち書き込み、読み出しおよび消去が可能となる。各トランジスタにおける電荷の注入等のされ方は第1実施形態と同格であり、ここでの説明は省時する。また、仮想接地NOR型と同様、ソース側とドイン側双方から接地入して初めて大きなしきい値電圧変化トランジスタは誤書き込みされにくいという利点がある。

【0097】以下、第2実施形態より更に2ビット/セル書き込みに適した構造のメモリセルを有する実施形態を説明する。

【0098】第7実施形態

第7実施形態は、2ビット/セル書き込みが容易な分離ソース線NOR型の不揮発性メモリに関する。図19に、メモリセルアレイの4セル分の回路図を示す。なお、このメモリセルアレイは、図1のメモリセルアレイの要部を拡大し、あるいは図12に対応するものである。また、図20に、第7実施形態に係るメモリトランジスタの構造を断面図により示す。

【ロロ99】図20に示すメモリトランジスタは、その **電荷保持機能を有するゲート絶縁膜が、副ビット線SB** Li側のゲート絶縁膜10gと、副ビット線SBLi+ 1側のゲート絶縁膜10 bとから構成されている。両ゲ ート絶縁膜10a,10bは、チャネル中央部上の単層 のゲート絶縁膜14を挟んで空間的に分離されている。 両ゲート絶縁膜10e, 10bぞれぞれが、第1実施形 態におけるゲート絶縁関10と同様の関構造を有する。 すなわち、ゲート絶縁膜10aは、下層から順に、ボト ム 絶縁膜 1 1 a , 変化膜 1 2 a , トップ絶縁膜 1 3 a から構成されている。同様に、ゲート絶縁膜 1 0 b は、下 **層から順に、ボトム 絶縁膜 1 1 b; 窒化膜 1 2 b; トッ** プ絶縁関13 5から構成されている。ボケム 絶縁関11 a, 11b, 空化膜12a, 12b, トップ絶縁膜13 a,13bそれぞれは、第1実施形態におけるボトム 絶 縁膜 1 1, 室化膜 1 2, トップ絶縁膜 1 3と同様の材 料、膜厚で、同様の成膜法により形成される。

【0100】 ここで、ゲート絶縁限10bの変化限12bを中心とした領域を"第1記憶領域R1"、ゲート絶縁限10bの変化限12aを中心とした領域を"第1記憶領域R1"、ゲート絶縁限部分を"第3の領域R3"という。本実施形態では、電荷等経手段と「キや92記憶領域R2)が空間的に分離され、その間の領域(第1記憶領域R2)が空間的に分離され、その間の領域域(第1R3)が単一材料の絶縁限からなる。このため、互いは離れた2つのメモリ領域を有するメモリトランジスタンと、オートランジスタンのより領域域である。またリトランジスタン・体的に集緩化された素子構造となっている。

【0101】この構造の利点は種々ある。その一つば、

電荷注入範囲が限定されることで、過剰の電荷注入がされにくいことにある。また、他の利点は、詳細は後述するが、可変しきい値電圧素子であるメモリトランジスタのほかに、しきい値電圧が一定なMO S型のコントロールトランジスタによりチャネルのO N/OF Fが制御できる点にある。さらに、高温保持時に、審務電荷が構方向に拡散しないので信頼性に優れる点も大きな利点である。

【0102】両端のゲート絶縁関10a,10b間のゲート絶縁関14は、たとえばCVD法により形成した酸化シリコン関からなり、両端のゲート絶縁棋間を埋め込むように形成されている。

【0103】このゲート絶縁限構造の種々をある形成方人の一例では、まず、第1等能形態と同様に全面にボトムの一例では、まず、第1等能形態と同様に全面にボトム・ 第1等に対して、 第1等に対し、 第1等に対して、 第1等に対して、 第1等に対して、 第1等に対して、 第1等に対して、 第1等に対し、 第1等に対して、 第1等に対し、 第

【0104】つきに、このような構成の不揮発性メモリの動作について、ワード線WL1に接続された複数のメモリトランジスタM11, M21, …を例に説明する。図21(A)は、書き込み時のパイアス設定条件を示す回路図、図21(B)は書き込み動作を示す素子断面図、図22(A),(B)は読み出し時のパイアス設定条件を示す回路図、図23(A)は消去時のパイアス設設全条件を示す回路図、図23(B)消去動作を示す素子断面図である。

ス線SSL1はオープンとし、電気的フローティング状態とする。また、選択ワード線WL1に所定の正電圧、たとえば6Vを印加し、他の非選択ワード線WL2~WLnに所定の書き込み禁止電圧、たとえば0Vを印加し、基板(nウエルW)に0Vを印加する。

【0105】この書き込み条件下、書き込み対象行の複数のメモリトランジスタにおいて、選択ワード線W L 1に印加された正電圧により、所定の負電圧(-5V)が印加された副ピット線 S B L L 2 および副ソース線 S S L 2 をなす p 型不純物領域の表述に変更が深い空乏状態となり、その結果、第1,第2実施形態と同様な原理により、ホットエレクトロンが効率よく、しかも高速に電荷審接手段であるキャリアトラップに注入される。この結果、メモリトランジスタしきい値電圧が、近去状態のVthe = -2.5V~-2.3Vがら減少して、書き込み状態のVthe(≧ - 0.5V)に変化する。

【O 1 O 7】 一方、非選択行のメモリトランジスタM 1 2, 2 2, …では、ゲートとソースまたはドレインとの 間に6 V程度しか電圧がかからない。したがって、電荷 審穢手段にホットエレクトロンが注入されず、有効に書 き込みが禁止される。

【0109】さらに、副線SBL,SSLへの印加電圧の組合せを設定しワード線を立ち下げるだけの1回の動作でページ書き込みができる。その際、上記した注入効率の改善によってビット当たりの書き込み電流が経済いに小さくなり、従来のOHE注入方式では1パイト

(日)程度であった一括並列書き込み可能なセル数が、本実施形態では1キロバイト(RB)以上と格段に大きくなる。なが、ページ書き込みを行わない場合は、書き込みをすべき選択セル列と、書き込みを禁止すべき非選択セル列をバイアス条件により区別し、その選択セル列のみに対する書き込みも可能である。

【0110】読み出しでは、ページ読み出しを基本とする。第2記憶領域R2のピットを読み出す場合、図22(A)に示すように、副ピット線SBL1、SBL2、…に所定のドレイン電圧、たとえば-1、5Vを印加

【ロ111】ところで、チャネル中央部にMOS型コントロールトランジスタがない第2実施形態のトランジスタ構造では、書き込み時にエレクトロンの注入が週剰に行われメモリトランジスタのしきい値電圧が大きく低下すると、読み出し時の電流量がばらつく上、電流消費も無駄が多い。

【0113】消去は、第1,第2実施形態と同様、チャネル全面、ドハトンポリングまたは直接トンポリングを用いてチャネル全面から電子を引き抜くことにより行う。直接トンポリングを用て全ブロックを一括消去する場合、たとえば図23(A)に示すように、全てのワード線WL1,WL2,…に-5V、全ての副ビット線SL1,SBL2,…よての副ソース線SSL1,SL2,…および基板(pウエルW)に5Vを印加する。

【〇114】これにより、図23(日)に示すように、電荷審秩手段に保持されていた電子が基板側に引き抜かれ、しきい値電圧が上昇して消去が行われる。この電子引き抜きによる消去時間は10mm軽度まで低減でき、従来の直接トンネル効果によるボール注入消去時間の典

型値100msに比べ1桁以上改善された。また、従来のホール注入による消去では、書き込みに比べ電荷がポトム 絶縁既を通過する時間が長いため絶縁既質の劣化が概念されるが、本発明では消去は電子引き抜きを用いるため、信頼性が高い。

【0115】以上の書き込み、読み出しおよび消去のオオペレーションを用いて、メモリセ持性にデータ持続なびリードディスターフライに関して、リードディスターフライに関して、リードディスターフライに関して、リードデータ保持時代にあることが分かった。スタープ特性が10年は保証できることが分かった。 チータ保持特性は、1×106回のデータ書き換えた、データ保持特性は、1×106回のデータ書き入れた。 チータ保持特性は、1×106回のデータ書き入れても85℃,10年を満足した。なお、本構造の2ピット/セル記憶のMONOSでは、中央のMOS構造のット/セル記憶のMONOSでは、中央のMOS構造のコンシスタのゲート長のあいはである。トラフジスタのが一ト長のあいはである。トラファイルを最適化することにより、プロまたはそれ以下まで微細化が可能である。

【 0 1 1 6 】第8実施形態 第8実施形態は、2ピット/セル書き込みが容易な仮想

接地NOR型の不揮発性メモリに関する。

【0118】図24においては、各制御線がチャネル形成領域に一部重なることによって、中央のメモリトランジスタをはさんで両側にMOS構造のコントロールトランジスタが形成されている。

【0119】図25に、第8実施形態に係るトランジスタ構造の例を示す。このメモリトランジスタにおいて、チャネル形成領域の中央部に、下層からボトム 絶縁膜 1 1, 変化膜 1 2 たんしてメモリトランジスタのゲート絶縁 膜 1 0を介してメモリトランジスタのゲート電気は密されている。このゲート電極15は、図示しないウード線WLをなす上層配線層に接続され、ワード方向のメモリセル間で共通に接続されている。

【ロ12ロ】一方、メモリトランジスタのチャネル方向

両側の副ピット線SBLi, SBLi+1上に、コントロールトランジスタのゲート絶縁関15aが形成されている。そのゲート絶縁関15a上に、コントロールゲートのほどが成されている。コントロールゲートのほどゲート電極15との間は、スペーサ絶縁層16bにより絶縁分離されている。

【〇121】このメモリセルの形成では、たとえば、ゲート絶縁膜10とゲード電極15となる導電膜を全面に形成した後、ゲート電極のパターンニング時に、このパターンを上層から順次加工する。つきに、このパターンをゲート絶縁膜16gより厚くする場合は、きらに同種の絶縁膜を積み増しした後、異方性エッチングする。これにより、ゲート電極の側撃側にスペーサ絶縁時間16gより、ゲート電極の側撃側にスペーサ絶縁時間16gとが形成される。コントロールゲートでGとなる導電である。これにより、これにより、コントロールゲートでGを形成する。

【ロ122】このようにして形成されたトランジスタの 書き込み動作では、前記した他の実施形態と同様にペー ジ書き込みを行う。パイアス条件は、基本的に第7実施 形態と同様である。ただし、この第8実施形態では、ビ ット森がワード方向に隣接した2メモリセル間で共通と なっているため、メモリトランジスタの第1記憶領域R 1。第2記憶領域R2に書き込みを行うか否かは、コン トロールトランジスタのコントロールゲート CG の電圧 により制御する。すなわち、ピット森BL1。首L2, …は全て一5Vの電圧を印加しておき、書き込みを行う 側のコントロールゲートCGのみ所定の正電圧、たとえ ば6∨を印加する。これにより、この正電圧印加のコントロールゲートぐG下では、p型不純物領域が深い空乏 状態となり、エネルギーバンドの曲がりが急峻となる。 このときパンド間トンネル効果により電子が価電子帯よ り伝導帯にトンネルし、「中型不純物領域側に流れる。発 生したエレクトロンは、チャネル形成領域の中央部側に 若干ドリフトして、そこで、より強電界を及ぼしている ゲート電極 1 5により電界加速され、その一部がポット エレクトロンとなる。この p型不純物領域端で発生した 高エネルギー電荷 (ホットエレクトロン) は、その運動 重(方向と大きさ)を維持しながら殆ど運動エネルギー を失うことなく効率よく、しかも高速に電荷薔薇手段で あ るキャリアトラップに注入される。この結果、メモリ トランジスタ しきい値電圧が、消去状態のV the = -2. 5 V~~ 2. 3 Vから減少して、書き込み状態のV the (≧ - O. 5 V) に変化する。

【0123】 -方、書き込みを行いたくない側のコントロールゲートでは、ロVまたは-5V程度の負電圧を印加する。このコントロールゲートでは下のロ型不純物領域は、エネルギーバンドの曲がりが急域とならず、したがってホットエレクトロンが発生し得ず、有効に書き

込みが禁止される。

【ロ124】この書き込み方法では、第7実施形態と同 様の効果、すなわちページ書き込みを、電荷の注入効率 が高くて高速に、しかも少ない電流消費で達成できる。 【0125】読み出しでは、ページ読み出しを基本と し、基本的な印加パイアス値、すなわちドレイン側に一 1。5 V、ソース側に O V、そしてゲートに - 4。5 V を印加する事自体は第7実施形態と同様である。ただ し、本実施形態では、このビット方向の共通線(ビット **森BL1,BL2,…)がワード方向に隣接した2メモ** リセル間で共通化されている。このため、第6実施形態 ど同様に、ピット方向の共通線に対し一1. 5VとOV を交互に印加すると、- 1. 5 Vを印加した共通線(ビ ット線)に、これに接続した2メモリゼル分のデータが 読み出されてしまいデータ判別が不可能となってしま う。そこで、一方のメモリセルは、コントロールゲート CGをオンさせてチャネルをカットフしておく必要があ る。すなわち、1回の読み出し動作で、1列ごとにしか 読み出せない。第1記憶領域R1、第2記憶領域R2の 読み出して2回の動作を必要とするため、結局、1ペー ジの読み出しに4回の動作サイクルを要することなる。 【0126】消去は、前記した他の実施形態と同様であ

【0127】第9実施形態

第9実施形態は、2ビット/セル書き込みが容易な分離 ソース線NOR型の他のメモリ素子例に関する。

【0128】図26は、第9実施形態に係るメモリセルアレイの構成例を示す回路図である。このメモリセルアレイでは、各メモリセルにおいて、中央がビット方向のコントロールトランジスタとなっており、その両側それぞれに、ゲートがワード線WL1,WL2,…に接続されたメモリトランジスタが形成されている。

【0129】図27(A)に、第9実施形態に係るメモリセルの第1の構造例を示す。このメモリセル構造は、第7実施形態(図20)に示すメモリセル構造は必ら、第1記憶領域R1。第2記憶域域R2ではおよびいる。はなわち、チャネル形成領域中央部上に形成されていると、そのコントロールゲートでGと、そのコントロールゲートで「会社会のでは、ソース側とドレイン側を対したが、ソース側とドレイン側を対して、ケート電極15a、156とをインのなり、ソース側とドレイン側なりに分離された2つのゲート経験関10aとの様常のである。20と、ゲート電極156とゲート経験関10aとの様常のである。20と、ゲート電極156とゲート経験関10aとの様常のである。20との間に、ゲート発験関17を介して埋め込まれている。

【0130】このメモリセルの種々あ る形成法の一例に おいては、たとえば、ゲート絶縁膜10e;10bとゲ ート電極15a, 15bとなる選電膜を全面に形成した後、2つのゲート電極15a, 15bのパタージニング時に、ゲート絶縁即10a, 10bを一括して加工する。これにより、副ピット線 SBLi+1側に空間的に分離して、2つのゲート電極15a, 15bとゲート絶縁敗10a, 10bの残をパックする。これにより、2つのゲートで日となる導電限とを堆積し、これを電パックする。これにより、2つのゲートを経ア・絶縁敗10a, 10bの残をエッチパックする。これにより、2つのゲートを経ア・15a, 15bとゲート絶縁敗10a, 10bの残をパターン間に、ゲート絶縁敗17とコントロールゲートのGが埋め込まれるように形成される。

【ロ131】このように形成されたメモリセルでは、第7実施形態と同様に週剰書き込みの影響を低減するために、チャネル形成領域中央部に、ワード線に接続されたMOS型のコントロールトランジスタのしきい値電圧は、たとえばーロ、5V~-ロ、7Vに設定される。また、ヒット線BLi,BLI+1をなず不純物領域上に、電荷審接手段を含み、電荷保持能力を有してゲート電極イブのゲート絶縁は10a、15bが配置され、これによりメモリトランジスタが形成されている。

【0133】この第2の構造のメモリセルは、電荷保持能力を有したONOタイプのゲート絶縁膜10を2つに分離する必要がない。すなわち、p型不純物領域(ビット線日にi、BLi+1)が形成されたnウエルW上に、コントロールゲートのゲーは程がターン(17,00)をピット方向に長く形成した後、ゲート絶縁限10を第1実施形態と同様な方法によって成膜したゲート絶縁限10をワード方向に長いパターンに一括して加工する。したがって、製造プロセスが簡素化でき、作りやする

いという利点がある。なお、コントロールゲート CGをゲート電極とする中央のコントロールトランジスタと、その両側のメモリトランジスタとのしきい値電圧差を設けるには、コントロールゲート CG を形成するまえにコントロールトランジスタのしきい値電圧を設定するイオン注入をチャネル形成領域に対して行い、コントロールゲート CG を形成した後に再びイオン注入を行って、メモリトランジスタのしきい値電圧を調整することで実現できる。したがって、このしきい値電圧設定も容易である。

【O 1 3 4】図27(A) または(B)のメモリセルの 書き込み動作では、第7実施形態と同様にページ書き込 みを行う。パイアス条件は、基本的に第7実施形態と同 様である。第9実施形態では、第7実施形態と同様、ビ ット線がワード方向に隣接した2メモリセル間で分離し でおり、メモリトランジスタの第1記憶領域 R 1 ,第2 記憶領域R2に書き込みを行うが否かは、ビット執電圧 を一5Vとするが、オープンとするかにより制御する。 最初に全てのワード線W Lに6 V の電圧を印加してお き、書き込みを行う側のピット線のみ、オープン状態から、たとえば=5V程度の所定の負電圧を印加する。 こ の電圧印加の頂序は、ワード線への電圧印加が先で、ビ ット線への電圧印加が後であってもよい。 これにより、 正電圧印加のゲート電極 15 a, 15 b (または 18) 下では、- 5 Vを印加した p 型不純物領域が深い空乏状 態となり、前記した他の実施形態と同様な原理により、 ホットエレクトロンが効率よく、しかも高速に電荷番枝 手段であ るキャリアトラップに注入される。この結果、 メモリトランジスタしきい値電圧が、消去状態のVthe から減少し、書き込み状態のVthp に変化する。 【O 1 35】 このときコントロール線ぐには所定の負電 圧が印加されていることから、p型不純物領域(副ビット線SBLi,SBLi+1)から伸びる空乏層を抑制 して、チャネル中央部が空乏化されない。このため、第 9実施形態では、第7実施形態と比較してパンチスルー 耐性が強くなっている。

【〇136】この書き込み方法では、他の実施形態と同様の効果、すなわちページ書き込みを、電荷の注入効率が高くて高速に、しかも少ない電流消費で達成できる。また、電荷注入が局所的に行え、過剰書き込みが防止できる。

【0 1 3 7】読み出しは、第7実施形態と同様に、ページ読み出しを基本とし、基本的な印加パイアス値、すなわちドレイン側に一1.5V、ソース側にロV、コントロールトランジスタのゲート(コントロールゲートのG)に-8V、そしてメモリトランジスタのゲート(ウード線WL)に-4.5Vを印加することで達成できる。

【ロ138】なお、この読み出しにおいても、第7実施 形態と同様、MO S型のトランジスタを設けたことによ り、そのしきい値電圧制御を通して読み出し電流の上限が制御でき、無駄な電流消費がないという利点がある。【0139】消去は、他の実施形態と同様に行う。なお、本構造の2ビット/セル記憶のMONOSでは、中央のMOS構造のコントロールトランジスタのゲート長を短くする場合、トランジスタの形状、実効ゲート長あるいは不純物プロファイルを最適化することにより、ゲード長は0、1μmまたはそれ以下まで微細化が可能である。

【0140】以下、第10、第11実施形態に、第1~ 第9実施形態のメモリトランジスタ構造の変形例を示 す。

【0141】第10実施形態

第10実施形態は、メモリトランジスタの電荷蓄積手段としてゲート絶縁膜中に埋め込まれ例えば10ナノメータ以下の粒径を有する多数の互いに絶縁されたSトナノ結晶を用いた不揮発性半導体記憶装置(以下、Sトナノ結晶型という)に関する。

【0142】図28は、このSiナノ結晶型メモリトランジスタの素子構造を示す断面図である。本実施形態のSiナノ結晶型不揮発性メモリでは、そのケート絶縁限20が、ボトム 絶縁限21、その上の電荷蓄積手段としてのSiナノ結晶22を預う酸化限23とからなる。その他の構成、即ち半導体基板、チャネル形成領域、ウエルW、ソース線MSL、SL、ビット線BL、MSL、SBL、ワート線WLは、第1~第8実施形態と同様である。

【0143】S:ナノ結晶22は、そのサイズ(直径)が、好ましくは10nm以下、例えば4.0nm程度であり、個々のS:ナノ結晶同士が酸化映23で空間的に、例えば4.mm程度の間隔で分離されている。本例におけるボトム 純緑映21は、電荷審議手段(S:ナノ結晶22)が基板側に近いこととの関係で、第1実施形態よりやや厚く、使用用途に応じて2.5nmから5.0nm程度の映厚とした。

は、平面方向に離散化されたキャリアトラップとして機能する。そのトラップレベルは、周囲の酸化シリコンとのパンド不連結値で推定可能で、その推定値では約3.1 e V程度とされる。この大きさの個々のSiナノ結晶 2 e と で して、これに単一電子を保持させてもよい。

[0145]第11実施形態

٠..

第11実施形態は、メモリトランジスタの電荷蓄積手段として絶縁膜中に埋め込まれ互いに分離した多数の微細分割型フローティングゲートを用いた不揮発性半導体記憶装置(以下、微細分割FG型という)に関する。

【0147】図29は、この微細分割FG型メモリトランジスタの素子構造を示す断面図である。本実施形態の微細分割FG型不揮発性メモリでは、メモリトランジスタがSO|基板に形成され、そのゲート絶縁限30が、ボトム 絶縁限31、その上の電荷審議手段としての微細分割型フローティングゲート32を埋め込む酸化限33とからなる。この微細分割フローティングゲート32を埋め込む酸化限33とからなる。この微細分割フローティングゲート310を進め近がサート310、第10を施形態のSiナノ結晶22とともに本発明でいう"小粒径導電体"の具体例に該当する。

【ロ148】SOI基板としては、酸素イオンをシリコン基板に高速度にイオン注入し基板表面より深い的的に理込酸化膜を形成したSIMOX(Separation by Implanted Oxygen)基板や、一方のシリコン基板表面に酸化膜を形成し他の基板を張り合わせた張合せ基板などによって形成され図と9に示したSOI基板は、半導体基板SUB、分離の化膜35内に、副ソース線SSL(ソース不純物領域S)、和に、副ソース線SSL(ソース不純物領域S)、和に、副ソース線SSL(ソース不純物領域S)、和に、非導体基板SUBに代えて、ガラス基板、プラスチック基板、サファイア基板等を用いてもよい。

【0149】微細分割フローティングゲート32は、通常のFG型のフローティングゲートを、その高さが例えば5.0nm程度で、直径が例えば8nmまでの微細なポリSIドットに加工したものである。本例における部にが、通常のFG型に比べると格段に連ん形成され、使用用途に違いできる。ここでは、最も薄い2.5nmの映厚とした。【0150】このような構成のメモリトランジスタの製造では、SOI基板上にボトム 絶縁膜31を成膜した後、例えばLP-CVD法で、ボトム 絶縁膜31の上にボリシリンフでは、最終膜厚:5nm)を成膜するこの過過では、ダウリンでは、原料ガスがのCSを成膜するこの過過が表に表して、基板温度が例えば650℃とする。つきに、例えば電子ビーム 露光法を用いて、ポリシリコン膜を直径

が例えば8nmまでの微細なポリミ・ドットに加工する。このポリミ・ドットは、微細分割型フローティングゲート32(電荷 審核手段)として機能する。その後、微細分割型フローティングゲート32をLP ー CV D C に、酸化関33を、LP ー C V D C V と N 2 O の場合がストラーでは、原料ガロとする。この時、微細分割型フローティングゲート32とする。この時、微細分割型フローティングゲート32は比が不理した。その後、プロードは、関連には、新たに平坦化プロセス(例えば C M P 等)を持った。その後、プロード線ペタートによる。ないまでは、大きな場合とよい。その後、ゲート線ペターンニングする工程を経て、当該微細分割 F G 型メモリーンニングする工程を経て、当該微細分割 F G 型メモリーンニングする元はさせる。

【O 1 5 1】 このようにSOI基板を用い、フローティングゲートが微細に分割されることについては、素子を試作して特性を評価した結果、子想通りの良好な特性が得られることを確認した。

[0152] 変形例

以上述べてきた第1~第11実施形態において、さらに 種々の変形が可能である。

【0153】上記した実施形態では、消去をFNトンネリングまたは直接トンネリングを用いたがチャネルホットホール注入を用いて、局所的に善様されている電子を消去することも可能である。

【O 154】とくに図示しないDINOR型など、他のNOR型なりに対し大発明が適用できる。

NOR型セルに対し本発明が適用できる。
【ロ155】本発明における"平面的に離散化された電荷審検手段"は、変化膜バルクのキャリアトラップおよび酸化膜と変化膜界面付近に形成されたキャリアトラップを含むことから、ゲート能縁膜がNO(Nitride-Oxide)膜なるMNOS型であっても本発明が適用できる。 【0156】本発明は、スタンドアロン型の不揮発性メモリのほか、ロジック回路と同一基板上に集積化したエンペデッド型の不揮発性メモリに対しても適用可能である。

[0157]

ルを形成しないで書き込みを行うため、いわゆるAND型。仮想接地型などの各種NOR型メモリセルアレイにおいて、ページ書き込みが低電流で、かつ1回の動作サイクルで完了する。このため、1KB以上の並列書き込みが可能になり、書き込みパンド幅がCHE注入に比較して特段に向上する。

【0159】以上より、本発明によって、スケーリング性に優れた高速で、大容量の不揮発性半導体記憶装置を実現することができる。

【図面の簡単な説明】

【図1】第1実施形態に係る不揮発性メモリ装置のメモリセルアレイ構成を示す回路図である。

【図2】第1実施形態に係るNOR型メモリゼルアレイの平面図である。

【図3】第1実施形態に係るNOR型メモリセルアレイ について、図2のB〒B 韓に沿った断面側から見た鳥 敏図である。

【図4】第1実施形態に係るメモリトランジスダのワー ド方向の拡大断面図である。

【図5】第1実施形態に係るメモリトランジスタの書き 込み時のパイアス条件を示す回路図である。

【図 6】第1実施形態に係るメモリトランジスタの読み出し時のパイアス条件を示す回路図である。

【図グ】第1実施形態に係るメモリトランジスタの消去 時のパイアス条件を示す回路図である。

【図8]第1実施形態に係るメモリトランジスタの書き 込み動作を示すワード方向の拡大断面図である。

【図9】第1実施形態に係るメモリトランジスタの消去 動作を示すワード方向の拡大断面図である。

【図10】第2実施形態に係るメモリトランジスタの片側書き込み(1ピット書き込み)状態を示す断面図である。

・【図11】第2実施形態に係るメモリトランジスタの両側書き込み(2ピット書き込み)状態を示す断面図である。

・ 【図12】第3実施形態に係る不揮発性メモリ装置のメ モリセルアレイ構成を示す回路図である。

【図 13】第3実施形態に係る分離ソース線NOR型メモリセルアレイの平面図である。

【図14】第3実施形態に係る分離ソース線NOR型メモリセルアレイについて、図13のA-A 線に沿った断面側から見た漁敏図である。

【図15】第4実施形態に係る分離ソース線NOR型メモリセルアレイの平面図である。

【図16】第5実施形態に係る不揮発性メモリ装置のメモリセルアレイ構成を示す回路図である。

【図17】第5実施形態に係る共通ソース線NOR型メ

モリセルアレイの平面図である。

【図18】第6実施形態に係る共通ソース線NOR型メモリセルアレイの平面図である。

【図19】第7実施形態に係る分離ソース線NOR型メモリセルアレイを4セル分示す回路図である。

【図20】第7実施形態に係るメモリトランジスタの構造を示す断面図である。

【図21】(A)は第7実施形態に係るメモリセルアレイの書き込み時のパイアス設定条件を示す回路図、

(B) は書き込み動作を示す素子断面図である。 【図22】(A), (B)は、第7実施形態に係るメモリセルアレイの読み出し時のパイアス設定条件を示す回

路図である。 【図23】 (A) は第7実施形態に係るメモリセルアレイの消去時のパイアス設定条件を示す回路図、(B) は

消去動作を示す素子断面図である。 【図24】第8実施形態に係る仮想接地NOR型メモリ

セルアレイの構成を示す等価回路図である。 【図25】第8実施形態に係るメモリトランジスタの構造を示す断面図である。


【図25】 第9実施形態に係る仮想接地NOR型メモリセルアレイの構成を示す等価回路図である。


【図27】(A)は第9実施形態に係るメモリセルの第1の構造例を示す断面図、(B)は第2の構造例を示す 断面図である。


【図28】第10実施形態に係るSiナノ結晶型メモリ トランジスタのワード方向の断面図であ る。

【図29】第11実施形態に係る微細分割FG型メモリトランジスタのワード方向の断面図である。 【符号の説明】


10, 14, 15a, 16b, 17, 20, 30…ゲート 15a, 11b, 21, 31…ボーム 12, 12, 12, 12 13, 13, 13, 13, 13, 15b, 15b, 15b, 15b, 15b, 15b, 16kkk, 17, 16kkk, 15a, 15a, 15b, 16kkk, 15a, 15a, 15b, 18kkk, 15a, 15a, 15b, 18kkk, 15a, 15a, 16kkk, 16kk, 16kk,











[图4]








































[2] 1 5]















BEST AVAILABLE COPY













M22









フロントページの続き

Fターム (参考) 58025 AAO4 ABO1 ACO1 AEO5 AEO8
5F001 AA13 AA14 AA19 AA34 AB20
AD07 AD52 AD60 AB61 AD62
AD70 AEO2 AEO3 AF20
5F083 EP07 EP17 EP18 EP22 EP28
EP77 ER02 ER05 ER06 ER19
ER22 ER29 HAO2 JAO4 JA35
JA39 JA53 KAO1 KAO6 KAO8
KA12 LAO1 LA16 LA20 MAO3
MAG6 MA19 MA20 NAO1 NAO2
PR40 ZA12 ZA21